基本仕様
last modify:001008
設計思想
- 実用は目指さない。あくまでも遊び。
すなわち、性能、回路規模、価格のバランスは考慮しない。見た目のかっこよさを優先し、自己満足できる妥協点をさぐる。
- 結果優先（理屈より動くことを優先）
- すべて手作り（作れるものはなんでも自分で作る）
- FPGAでＣＰＵと周辺ハードを実装（これはシステムLSI！？）回路の配線をするのが面倒なので、LSI内部で可能な限り配線を終える。
- ハード規模の上限は、FPGA(Altera Flex10K20)に搭載できる回路規模。(2万ゲート)
ハード規模削減が最優先。機能の不足分はソフトで補う(ROM 1024語では不足では？)
- ＡＣアダプタは面倒なので３Ｖ動作、電池駆動できるシステム、できれば携帯可能にしたい（単３ * 2）
- どこまでCPUコアを小さくできるのか？プログラミングが可能という条件のもとでの限界を知りたい。たとえば、4bitCPU...これは可能だろう。3bitは？1bitならプログラミング可能？？ジャンプとかどう表現するの？
CPU コア アーキテクチャ
- ハーバード型アーキ（データ／命令バス分離アーキ）
- データ長８bit、命令長１２bit（as_if PIC）
- システムクロック１６ＭＨｚ〜５０ＭＨｚ、３段パイプライン、１命令１サイクル（これはＶｅｒ２の目標）
- アキュムレータ２本、スタックポインタなし、汎用レジスタ8bit*16、命令ＲＯＭ 12bit*1024
汎用レジスタがSTACKになるので、16本ではかなり辛い。
- Programmed I/O(?) (Mapped I/Oでないということ)
システム化した時のI/O
- 入力装置：GameBoyの様な十字キーとA_Button,B_Button
- 出力装置：液晶モニタに直結できるビデオＩＦを持たせたい（どうやってVRAM実現？不明）
- その他（未検討）
ハードウエアブロック図(Ver1)
戻る
